실험7결과보고서. 이미터 공통 증폭기의 특성 DownLoad
[목차]
전자회로 설계 및 실험
`실험 7. 이미터 공통 증폭기의 특성`
결과보고서
Ⅰ. 실험 목적
1.이미터 공통(CE) 증폭기의 전압이득을 측정한다.
2. 증폭기 이득에 대한 이미터 바이패스 커패시터의 영향을 관측한다.
3. CE 증폭기의 입력 및 출력 임피던스를 측정한다.
4. CE증폭기의 전력 이득을 결정한다.
5. 오실로스코프를 사용해서 CE 증폭기의 입력과 출력 신호 전압의 위상을 관측한다.
Ⅱ. 실험 결과 및 분석
바이어스 안정화 실험은 다음과 같은 Voltage Divider 회로를 이용하여 트랜지스터를 포함한 회로가 증폭기로써 작용하도록 바이어스 시킨다. 과정 2는 바이어스 되었을 때, 를 측정해보는 실험이다. 회로가 바이어스 되어 증폭기로써 작용하더라도 입력된 신호의 진폭에 의해 왜곡된 신호가 출력 될 수 있다. 과정 4는 그러한 왜곡이 생기지 않는 최대 출력를 가지도록 하는 입력 파형의 진폭을 측정해보는 실험이다. 과...
전자회로 설계 및 실험
`실험 7. 이미터 공통 증폭기의 특성`
결과보고서
Ⅰ. 실험 목적
1.이미터 공통(CE) 증폭기의 전압이득을 측정한다.
2. 증폭기 이득에 대한 이미터 바이패스 커패시터의 영향을 관측한다.
3. CE 증폭기의 입력 및 출력 임피던스를 측정한다.
4. CE증폭기의 전력 이득을 결정한다.
5. 오실로스코프를 사용해서 CE 증폭기의 입력과 출력 신호 전압의 위상을 관측한다.
Ⅱ. 실험 결과 및 분석
바이어스 안정화 실험은 다음과 같은 Voltage Divider 회로를 이용하여 트랜지스터를 포함한 회로가 증폭기로써 작용하도록 바이어스 시킨다. 과정 2는 바이어스 되었을 때, 를 측정해보는 실험이다. 회로가 바이어스 되어 증폭기로써 작용하더라도 입력된 신호의 진폭에 의해 왜곡된 신호가 출력 될 수 있다. 과정 4는 그러한 왜곡이 생기지 않는 최대 출력를 가지도록 하는 입력 파형의 진폭을 측정해보는 실험이다. 과정 5는 일그러짐이 없는 출력을 발생시키는 최대 입력 파형의 진폭을 출력을 일그러짐이 생길 때까지 계속 주려보는 실험이다.
실험을 통해 측정한 값들은 아래와 같다.
과정
전류,mA
전압 V
파형
입력파형
출력파형
2
3.42
0.726
3.74
1.93
x
x
x
x
4
3.369
0.721
3.823
1.905
0
66.4
(신호 발생기 입력값 : 30)
180
5.76
5
3.35
0.726
3.845
1.899
0
28
(신호 발…(생략)
(이미지를 클릭하시면 확대/미리보기를 볼 수 있습니다.)